Cadence & NVIDIA revolutionieren KI-Chip-Leistungsanalyse
In einem bedeutenden Fortschritt für die Halbleiterindustrie haben Cadence und NVIDIA einen kollaborativen Durchbruch in der Pre-Silicon-Leistungsanalyse vorgestellt, der das Design energieeffizienter KI- und maschineller Lernchips (ML) revolutionieren soll. Durch die Nutzung der ausgefeilten Fähigkeiten der Cadence Palladium Z3 Enterprise Emulationsplattform, gepaart mit der neuen Cadence Dynamic Power Analysis (DPA) App, haben die Unternehmen eine zuvor als unüberwindbar geltende Herausforderung gemeistert: die hardwarebeschleunigte dynamische Leistungsanalyse von KI-Designs mit Milliarden Gattern, die Milliarden von Betriebszyklen innerhalb weniger Stunden umfasst, und das bei einer beeindruckenden Genauigkeit von bis zu 97 Prozent. Dieser Meilenstein wird Halbleiter- und Systementwickler befähigen, energieeffizientere Systeme zu schaffen und die Markteinführung ihrer Produkte zu beschleunigen.
Die zunehmende Komplexität und der Rechenaufwand moderner Halbleiter und Systeme stellen Designer seit langem vor eine formidable Hürde. Die genaue Vorhersage des Stromverbrauchs unter realistischen Betriebsbedingungen war schwer fassbar, da herkömmliche Leistungsanalyse-Tools typischerweise Schwierigkeiten haben, über ein paar Hunderttausend Zyklen hinaus zu skalieren, ohne unpraktikable Zeitpläne zu erfordern. Durch ihre enge Partnerschaft haben Cadence und NVIDIA diese Einschränkungen effektiv überwunden, indem sie Innovationen in der hardwaregestützten Leistungsbeschleunigung und Parallelverarbeitung eingesetzt haben. Dies ermöglicht eine beispiellose Präzision über Milliarden von Zyklen hinweg, selbst in den frühen Phasen des Designs.
Dhiraj Goswami, Corporate Vice President und General Manager bei Cadence, betonte die tief verwurzelte Zusammenarbeit, die dieser Leistung zugrunde liegt. „Cadence und NVIDIA bauen auf unserer langen Geschichte auf, transformative Technologien durch tiefe Zusammenarbeit einzuführen“, sagte Goswami. Er hob die dramatische Verbesserung der Verarbeitungsgeschwindigkeit hervor und bemerkte, dass das Projekt „Grenzen neu definiert hat, indem es Milliarden von Zyklen in nur zwei bis drei Stunden verarbeitet. Dies ermöglicht es Kunden, aggressive Leistungs- und Energieziele zuversichtlich zu erreichen und ihre Time-to-Silicon zu beschleunigen.“
Narendra Konda, Vice President of Hardware Engineering bei NVIDIA, schloss sich dieser Ansicht an und unterstrich die kritische Notwendigkeit fortschrittlicher Tools in der sich schnell entwickelnden KI-Landschaft. „Während sich die Ära der agentischen KI und der KI-Infrastruktur der nächsten Generation schnell entwickelt, benötigen Ingenieure ausgefeilte Tools, um energieeffizientere Lösungen zu entwickeln“, erklärte Konda. Er fügte hinzu, dass die Synergie von NVIDIAs Expertise in beschleunigtem Computing mit Cadence’s Führung in der Electronic Design Automation (EDA) „die hardwarebeschleunigte Leistungsanalyse vorantreibt, um eine präzisere Effizienz in beschleunigten Computing-Plattformen zu ermöglichen.“
Die Palladium Z3 Plattform nutzt die DPA App, um genaue Schätzungen des Stromverbrauchs unter realen Arbeitslasten zu liefern. Diese entscheidende Fähigkeit ermöglicht es Designern, Funktionalität, Stromverbrauch und Leistung vor der „Tapeout“-Phase – dem Zeitpunkt, an dem das Design für die Fertigung finalisiert wird – zu überprüfen, wenn Optimierungen noch problemlos implementiert werden können. Diese frühe Leistungsmodellierung ist besonders vorteilhaft für KI-, ML- und GPU-beschleunigte Anwendungen, da sie nicht nur die Energieeffizienz verbessert, sondern auch kostspielige Verzögerungen aufgrund von über- oder unterdimensionierten Halbleitern vermeidet. Durch die Integration von Palladium DPA in Cadence’s umfassende Analyse- und Implementierungslösung können Designer nun die Leistungsschätzung, -reduzierung und -abnahme während des gesamten Designprozesses angehen, was letztendlich zu den effizientesten Silizium- und Systemdesigns führt.